近期留意到，華為每批公布得專(zhuān)利中，都有與芯片封裝相關(guān)得專(zhuān)利。進(jìn)一步查詢(xún)，發(fā)現(xiàn)近幾年華為芯片封裝得專(zhuān)利多達(dá)50多項(xiàng)！

僅舉近期得幾個(gè)例子。

下圖是一周前華為公布得一項(xiàng)與芯片封裝相關(guān)得專(zhuān)利。該專(zhuān)利得目得是，在不增加半導(dǎo)體器件得尺寸得前提下,容納更多數(shù)量得I/O接口。

下圖同樣是一周前得這批專(zhuān)利，宗旨是提高芯片板級(jí)得可靠性。

下圖是不僅前公布得一項(xiàng)芯片封裝相關(guān)專(zhuān)利，目得是改善芯片得散熱。

向前追溯，2019年至今，不完全統(tǒng)計(jì)，華為公布得專(zhuān)利中，與芯片封裝相關(guān)得專(zhuān)利竟多達(dá)50余件。

這很能說(shuō)明，華為在芯片封裝這塊已經(jīng)深耕多年，積累了不少技術(shù)，取得突破應(yīng)該是早晚得事！

再聯(lián)系到筆者已知得一些行業(yè)可能得見(jiàn)解。比如，去年12月，筆者參加華夏（上海）集成電路創(chuàng)新峰會(huì)，會(huì)上清華大學(xué)微電子所所長(zhǎng)、China科技重大專(zhuān)項(xiàng)（01）專(zhuān)項(xiàng)可能組總體組組長(zhǎng)、華夏半導(dǎo)體行業(yè)協(xié)會(huì)副理事長(zhǎng)魏少軍教授，講到芯片封裝從2.5D封裝向3D封裝演進(jìn)。

2.5D封裝，各功能芯片并排排列在中介層（Interposer）上，通過(guò)Interposer上得TSV結(jié)構(gòu)，在分布層（RDL）和微凸點(diǎn)（Bump）等，實(shí)現(xiàn)芯片與芯片、芯片與封裝基板間更高密度得互連。

3D封裝，各功能芯片直接堆疊，密度更高，性能更優(yōu)。

2個(gè)月前，筆者參加上海臨港新片區(qū)半導(dǎo)體產(chǎn)業(yè)高峰論壇，劉明院士認(rèn)為，現(xiàn)階段單純依靠尺寸微縮為處理芯片帶來(lái)得性能提升只有3%左右。基于先進(jìn)封裝集成得芯片已經(jīng)成為高性能芯片得一家。在同等工藝節(jié)點(diǎn)下，如果采用先進(jìn)封裝技術(shù)來(lái)進(jìn)行芯片集成，能夠?qū)崿F(xiàn)15%左右得性能提升。

劉明院士今年年初被委任為中芯國(guó)際得獨(dú)立非執(zhí)行董事及戰(zhàn)略委員會(huì)成員，近期得中芯國(guó)際人事變動(dòng)中，部分董事會(huì)成員退出，劉明新增為薪酬委員會(huì)成員。

另外，近期網(wǎng)上又傳出華為在疊加芯片方面得新進(jìn)展，不過(guò)還未見(jiàn)華為方證實(shí)。

以上這些都不是偶然，我們可以確定，華為和中芯國(guó)際在遭受極限打壓，EUV光刻機(jī)受限，芯片先進(jìn)制程得追趕還需要時(shí)間得情況下，都在尋求在同等工藝節(jié)點(diǎn)下，采用先進(jìn)封裝技術(shù)來(lái)進(jìn)行芯片集成，以達(dá)到芯片性能得提升。

根據(jù)多方得信息，華為和中芯國(guó)際在這方面得努力已取得了一定得進(jìn)展，期待更大得突破！