（報告出品方/作者：廣發(fā)證券，代川，周靜）

一、半導(dǎo)體制造的核心工藝設(shè)備之一，市場空間廣闊

（一）薄膜沉積設(shè)備價值量高、需求占比大

全球晶圓廠進(jìn)入新一輪擴(kuò)產(chǎn)周期，2021年半導(dǎo)體設(shè)備投資額有望實現(xiàn)30%以上增速。預(yù)測全球半導(dǎo)體制造設(shè)備市場2021年全年將增長34%達(dá)到953億美元，2022年有望再創(chuàng)新高突破1,000億美元大關(guān)。在分下游應(yīng)用的銷售額預(yù)測中，SEMI預(yù)測2021-2022年，在下游邏輯芯片以及存儲芯片強勁需求帶動下，晶圓廠擴(kuò)產(chǎn)增效將帶來半導(dǎo)體設(shè)備尤其是晶圓制造設(shè)備投資額的新一輪增長。預(yù)計2021年全球半導(dǎo)體晶圓制造設(shè)備817億美元，較上年增長33.5%。

?

??

中國大陸已成全球最大半導(dǎo)體設(shè)備市場，制造環(huán)節(jié)占比穩(wěn)步提升，設(shè)備自給率仍然較低。受益于大陸晶圓廠擴(kuò)產(chǎn)增效，2020年大陸半導(dǎo)體設(shè)備銷售額187.2億美元，同比增長39%,首次超過中國臺灣地區(qū)成為全球第一大半導(dǎo)體設(shè)備市場，占全球份額由2016年的16%升至26%。根據(jù)中國半導(dǎo)體行業(yè)協(xié)會統(tǒng)計，2016-2020中國集成電路行業(yè)銷售收入CAGR增速達(dá)19.5%，其中制造環(huán)節(jié)收入占比由2016年的26%穩(wěn)步提升至2021年一季度31%，制造環(huán)節(jié)重要性日益凸顯。相較于國內(nèi)設(shè)備市場擴(kuò)容速度，國產(chǎn)化率仍處在較低水平，未來國產(chǎn)替代具備廣闊空間。

集成電路的設(shè)備可分為前道工藝設(shè)備（晶圓制造）和后道工藝設(shè)備（封裝測試）兩 大類，前者占集成電路設(shè)備整體市場規(guī)模的80%以上。晶圓制造設(shè)備按照所執(zhí)行的工藝步驟又分為氧化/擴(kuò)散、光刻、刻蝕、離子注入、清洗、CMP和金屬化設(shè)備七類。其中光刻機、刻蝕機和薄膜沉積的技術(shù)難度最大，價值量占比最高。據(jù)拓荊科技招股說明書，2020年新建晶圓廠設(shè)備投資中，三類設(shè)備投資額占比分別達(dá)到23%、30%和25%。

??

??

薄膜沉積工藝是指在硅片襯底上沉積一層功能薄膜。根據(jù)薄膜材料的不同可以分為金屬薄膜（AL/Cu/W/Ti）、介質(zhì)薄膜（SiO2/Si3N4）以及半導(dǎo)體材料薄膜（單晶Si、多晶Si）。如果將芯片按照系統(tǒng)級-模塊級-寄存器傳輸-邏輯門-晶體管這樣自上而下的視角拆解，將得到成千上萬個晶體管以及連接它們的導(dǎo)線。相應(yīng)的，晶圓加工工序可大致拆解為基板工序FEOL（負(fù)責(zé)在基板上制造出晶體管等部件形成MOS結(jié)構(gòu)、介質(zhì)膜、接觸孔等結(jié)構(gòu)）和布線工序BEOL（將FEOL制造各部件與金屬材料連接布線形成電路）。而構(gòu)成這些微觀結(jié)構(gòu)的主要“骨架”，起到產(chǎn)生導(dǎo)電層或絕緣層、阻擋污染物和雜質(zhì)滲透、提高吸光率、臨時阻擋刻蝕等重要作用的，正是上述各種材質(zhì)的薄膜。只有通過重復(fù)進(jìn)行薄膜沉積-光刻-刻蝕等步驟，才能在FEOL和BEOL工序中實現(xiàn)微觀結(jié)構(gòu)的堆疊組合。

（二）四大因素推動行業(yè)加速擴(kuò)容

市場空間：半導(dǎo)體行業(yè)整體景氣度提升，拉動市場對薄膜沉積設(shè)備需求的增加。根據(jù)拓荊科技招股書引用的Maximize Market Research，2020年全球半導(dǎo)體薄膜沉積設(shè)備市場規(guī)模達(dá)172億美元，年復(fù)合增長率11.2%，薄膜沉積設(shè)備（包含CVD及其他沉積設(shè)備）在晶圓產(chǎn)線各類設(shè)備中的價值占比將穩(wěn)定在20%以上。未來，集成電路制造業(yè)產(chǎn)能擴(kuò)張、產(chǎn)品升級和技術(shù)節(jié)點突破將帶來半導(dǎo)體薄膜沉積設(shè)備市場規(guī)模的高速增長。根據(jù)Maximize Market Research預(yù)測，2025年全球半導(dǎo)體薄膜沉積設(shè)備市場規(guī)模將擴(kuò)大至340億美元，年復(fù)合增速13%以上。

??

??

展望未來，下游晶圓廠擴(kuò)產(chǎn)增效、邏輯芯片代工廠先進(jìn)產(chǎn)線占比提升以及FLASH存儲芯片3D NAND技術(shù)普及將進(jìn)一步推動薄膜沉積設(shè)備的行業(yè)空間擴(kuò)容。先進(jìn)制程對薄膜工藝和材料的精密化、多樣化要求將催生更多行業(yè)增長點，為國產(chǎn)替代提供契機。

驅(qū)動因素一：晶圓廠擴(kuò)產(chǎn)增效將帶動設(shè)備需求。 5G手機、云/服務(wù)器內(nèi)存和汽車電子端的旺盛需求促使全球晶圓廠擴(kuò)產(chǎn)增效，半導(dǎo)體設(shè)備投入隨之增加。根據(jù) SEMI，截至今年5月，全球半導(dǎo)體設(shè)備訂單392.7億美元，較去年同期增長54%。從分地區(qū)訂單情況來看中國大陸前5個月的設(shè)備訂單額112.4億美元，增速達(dá)80%。

驅(qū)動因素二：先進(jìn)制程邏輯芯片的沉積工序增多，多重曝光技術(shù)拉動薄膜沉積設(shè)備需求。據(jù)Gartner數(shù)據(jù)，預(yù)計到2024年用于7nm以下制程的半導(dǎo)體設(shè)備出貨量占比有望突破30%。先進(jìn)制程主要用于高性能數(shù)字電路或者對低功耗要求較高的集成電路。在5G通信技術(shù)、數(shù)據(jù)中心、智慧城市、汽車電子、人工智能等一系列新技術(shù)及市場需求驅(qū)動下，先進(jìn)制程產(chǎn)線占比將穩(wěn)步提高。先進(jìn)制程下，晶圓制造的復(fù)雜度和工序量都大大提升，為保證產(chǎn)能，產(chǎn)線上需要更多的設(shè)備。以SMIC的180nm的8寸產(chǎn)線和90nm12寸產(chǎn)線為例，在實現(xiàn)相同的芯片等效產(chǎn)能的情況下，對薄膜沉積設(shè)備的需求量將相應(yīng)增加4-5倍。特別地，對于制程在14nm及以下的邏輯器件微觀結(jié)構(gòu)，由于普遍使用的浸沒式光刻機受到波長限制，加工將通過等離子體刻蝕和薄膜沉積的工藝組合，即多重模板效應(yīng)來實現(xiàn)，這將使得相關(guān)薄膜設(shè)備的加工步驟增多。

??

??

隨著芯片集成度不斷提升，晶體管結(jié)構(gòu)也在接近物理尺寸的極限。自2011年開始，代工廠開始采用效率更高、功耗更低的22nm/16nm/14nm FinFET晶體管結(jié)構(gòu)，隨之而來的問題——當(dāng)光罩線寬接近光源波長時將會發(fā)生明顯的衍射效應(yīng)，從而導(dǎo)致光刻工序的失敗。波長與功率始終是光刻核心指標(biāo)：光源波長越短、功率越高，光刻機分辨率越高，可以實現(xiàn)的光罩線程結(jié)構(gòu)越密集。

為了追求更高的圖形密度和更小工藝節(jié)點，業(yè)界提出兩條路線：一條路線是開發(fā)波長更短(13.5nm)、保真度更高的極紫外（EUV）光刻機，用在7nm及以下節(jié)點的BEOL金屬1層及過孔生成等工序。ASML推出的EUV系統(tǒng)NXE 3400C具有0.33數(shù)值孔徑（NA），而其正在研發(fā)的high NA EUV則具有0.55NA的透鏡，能夠?qū)崿F(xiàn)8nm分辨率。最新研發(fā)的EUV光刻技術(shù)主要針對就是在2023年實現(xiàn)3nm及以下節(jié)點。這一路線的優(yōu)點在于大大減少了曝光工序，成本和良率問題得到有效解決，缺點在于EUV光源和高數(shù)值孔徑鏡頭的研發(fā)難度大，ASML High-NA EUV預(yù)計2023年后量產(chǎn)。另一條路線則是在高階EUV量產(chǎn)之前，使用目前主流的ArF DUV光刻機（波長193nm），通過浸潤、相移掩模、多重曝光等方法，滿足28nm以下7nm以上的制程工藝。其缺點在于良率問題（多重曝光增加了套刻誤差overlay控制難度）和成本問題（多重曝光加倍了掩膜版成本），因此更多被定位為向先進(jìn)制程的過渡和補充。

??

??

多重曝光技術(shù)是指在現(xiàn)有的光刻機精度下，依次使用不同的掩膜版，分別進(jìn)行兩次及以上的曝光，將一次曝光留下的介質(zhì)層作為二次曝光的部分遮擋層。LELE與SADP是較常用的多重曝光技術(shù)。LELE技術(shù)將給定的圖案分為兩個密度較小的部分，通過蝕刻硬掩模，將第一層圖案轉(zhuǎn)移到其下的硬掩模上，最終在襯底上得到兩倍圖案密度；SADP技術(shù)通過沉積和刻蝕工藝在心軸（mandrel）側(cè)壁上形成間隔物，經(jīng)由額外的刻蝕步驟移除心軸，使用間隔物定義最終結(jié)構(gòu)，使得特征密度增加了一倍。

需要注意的是，國內(nèi)技術(shù)節(jié)點落后國外3-4個世代，SMIC 目前進(jìn)入規(guī)模量產(chǎn)的是28nm/14nm/12nm節(jié)點。從國內(nèi)現(xiàn)狀出發(fā)，同時借鑒海外晶圓廠的經(jīng)驗可以發(fā)現(xiàn)，多重曝光技術(shù)作為對現(xiàn)有DUV的補充以及向EUV的過渡大有可為。國內(nèi)薄膜設(shè)備市場充分受益，國產(chǎn)替代正當(dāng)時。

驅(qū)動因素三：FLASH存儲芯片：3D NAND成為主流，堆疊層數(shù)與薄膜工序直接掛鉤。傳統(tǒng)的2D(Planar) NAND將存儲單元按照行和列排列在晶圓平面上，依靠光刻精度進(jìn)步來縮小存儲單元的尺寸和間距，從而提升存儲容量。這種技術(shù)架構(gòu)面臨兩方面限制：一方面是經(jīng)濟(jì)性的限制，當(dāng)發(fā)展到14nm以下制程時光刻技術(shù)的成本和復(fù)雜性將陡然提升；另一方面是物理限制，隨著存儲單元的尺寸逼近物理極限，串?dāng)_、耦合（interference）等現(xiàn)象會影響存儲性能。與房地產(chǎn)的思路不無相似之處，東芝和三星最早開發(fā)了3D NAND技術(shù)將一系列的存儲單元垂直構(gòu)建，通過增加薄膜沉積和刻蝕工序來解決光刻節(jié)點和物理尺寸的種種限制，這一技術(shù)隨后很快被全球的存儲芯片廠商采用，目前已推出128/176層的3D NAND設(shè)備。

驅(qū)動因素四：芯片工藝進(jìn)步及結(jié)構(gòu)復(fù)雜化，先進(jìn)制程下薄膜設(shè)備精密化、多樣化，由此產(chǎn)生各種薄膜沉積工藝設(shè)備份額的變化。在薄膜性能方面，先進(jìn)制程的前段工藝對薄膜均勻性、顆粒數(shù)量控制、金屬污染控制的要求逐步提高。在設(shè)備種類方面，臺階覆蓋能力強、薄膜厚度控制精準(zhǔn)的 ALD 設(shè)備，高深寬比溝槽孔洞填充能力強，沉積速度快的 SACVD 等新設(shè)備被引入產(chǎn)線。

??

??

二、多工藝路線并存，設(shè)備百花齊放

（一）PVD與CVD相互補充，路線、材料多元化

ULSI時代多層金屬化對成膜質(zhì)量與制膜成本的要求日益嚴(yán)苛，薄膜材料與工藝日趨復(fù)雜。在MSI(中規(guī)模集成電路)和LSI（大規(guī)模集成電路）時代，硅片的設(shè)計和加工較為直接，淀積層數(shù)較少，對淀積工藝要求不算高。一個早期Nmos晶體管的特征尺寸遠(yuǎn)大于1μm，硅片上各層并不平坦。隨著芯片集成度提高，器件和導(dǎo)線的特征尺寸都要有一個同等比例的縮小。

薄膜沉積按照原理不同可以分為化學(xué)工藝和物理工藝。化學(xué)工藝主要包括化學(xué)氣相沉積(Chemical Vapor Deposition)和電鍍（Electro Chemical Plating），物理工藝包括物理氣相沉積(Physical Vapor Deposition)、蒸發(fā)、旋涂方法等。化學(xué)氣相沉積是指通過氣體混合的化學(xué)反應(yīng)在硅片表面沉積一層固體膜的工藝，根據(jù)反應(yīng)條件（壓強、前驅(qū)體）的不同又分為常壓CVD（APCVD）、低壓CVD（LPCVD）、等離子體增強CVD(PECVD)、高密度等離子體CVD（HDPCVD）和原子層沉積（ALD）。一顆芯片的制造過程中，涉及十余種不同材料的薄膜，各類電性能、機械性能不同的薄膜構(gòu)成了芯片 3D 結(jié)構(gòu)體中不同的功能。CVD和PVD是采用最多的兩種薄膜淀積工藝，一般來說絕緣薄膜采用CVD，金屬薄膜既可用PVD也可用CVD。

??

??

市場空間方面，據(jù)Gartner統(tǒng)計，CVD始終是應(yīng)用最廣的沉積設(shè)備，市場空間近90億美元，占沉積設(shè)備整體市場份額的64%。其中等離子體CVD與原子層沉積成為最主流的CVD技術(shù)，分別占到34%和13%的市場份額。PVD的應(yīng)用僅次于CVD，市場空間達(dá)到30億美元，目前的PVD技術(shù)以濺射（sputtering）路線為主。

市場格局方面，以應(yīng)用材料、泛林半導(dǎo)體、東京電子等國際巨頭形成的壟斷格局已經(jīng)較為明顯。據(jù)Gartner統(tǒng)計，2020年以上三家在全球沉積設(shè)備的市場份額分別達(dá)到43%、19%和11%。應(yīng)用材料一家在濺射PVD設(shè)備獨占87%的市場份額，具有絕對統(tǒng)治力，在等離子體CVD中也有近49%的份額；泛林在LPCVD和電鍍設(shè)備市場占據(jù)較高的份額。東京電子在管式CVD設(shè)備市場占有率達(dá)46%。此外，半導(dǎo)體設(shè)備巨頭ASMI則在適用于先進(jìn)制程的原子層沉積（ALD）具備較強的技術(shù)儲備，在相應(yīng)細(xì)分市場占有率46%。

（二）CVD：占比最高的沉積設(shè)備，需求大、種類多，格局相對分散

常壓CVD(APCVD)：APCVD反應(yīng)往往發(fā)生在質(zhì)量運輸限制區(qū)，即限制沉積速度的關(guān)鍵因素在于反應(yīng)物輸運速率而非化學(xué)反應(yīng)速率。連續(xù)APCVD系統(tǒng)有高的設(shè)備產(chǎn)量、優(yōu)良的連續(xù)性以及制造大直徑硅片能力。問題在于較高的氣體消耗量，并且需要經(jīng)常清潔反應(yīng)腔和傳送裝置。此外APCVD的臺階覆蓋能力差，主要用于淀積SiO2和摻雜的氧化硅（如PSG,BPSG,FSG）薄膜作為層間介質(zhì)（ILD），起到保護(hù)性覆蓋物或表面平坦化的作用。據(jù)Gartner統(tǒng)計，2020年全球管式CVD設(shè)備市場空間14億美元，在各類薄膜設(shè)備中占比約10%，已逐漸被應(yīng)用更廣的等離子體和原子層沉積技術(shù)超過。日本半導(dǎo)體設(shè)備廠商東京電子和同業(yè)國際電氣（Kokusai Electric，已被應(yīng)用材料收購）在全球管式CVD設(shè)備市場中分別占據(jù)46%和51%的份額。

??

??

等離子體輔助CVD,主要包括PECVD和HDPCVD，工作原理是在真空腔中施加射頻功率使氣體分子分解為等離子體。等離子體的作用是觸發(fā)化學(xué)反應(yīng)，并提供維持CVD淀積所需的能量和熱量。使用等離子體的優(yōu)點在于：（1）更低的熱預(yù)算（250-450℃）（2）更好地填充高深寬比間隙（HDPCVD）（3）高的淀積速率，（4）少的孔洞因而具備高的膜密度。PECVD通常設(shè)計為冷壁反應(yīng)器，發(fā)生在硅片以外的沉積較少，停工清洗時間更短。 主要用于制備二氧化硅、氮化硅、氮氧化硅薄膜等。與LPCVD相比，PECVD的熱預(yù)算更低，膜應(yīng)力也有明顯改善。HDPCVD的優(yōu)點在于低熱預(yù)算（300-400℃）下高深寬比間隙的填充，被用在制作ILD,ILD-1，STI，刻蝕終止層以及低K介質(zhì)的淀積。應(yīng)用等離子體的CVD技術(shù)已成為CVD乃至薄膜沉積的主流。據(jù)Gartner統(tǒng)計2020年全球等離子體CVD設(shè)備市場空間達(dá)47億美元，遠(yuǎn)超其他類別的沉積設(shè)備。應(yīng)用材料、泛林半導(dǎo)體的此類設(shè)備市占率分別為49%和34%，設(shè)備種類更全，在薄膜材料和淀積指標(biāo)上處在領(lǐng)先地位。

（三） PVD：以濺射為主，市場高度集中

物理氣相沉積（PVD）：用于半導(dǎo)體布線工藝的金屬化，PVD方法經(jīng)歷了燈絲蒸發(fā)-電子束-濺射的演變。濺射由William Robert Grove 于1852年發(fā)現(xiàn)，并由Langmuir在上世紀(jì)20年代開發(fā)成薄膜沉積技術(shù)。在濺射過程中，高能粒子裝機具有高純度的靶材料，按物理過程撞擊出原子，這些原子穿過真空淀積在硅片上。相比于蒸發(fā)，濺射可以獲得更好的臺階覆蓋和通孔填充能力，通常用于關(guān)鍵阻擋層和種子層，如用于淀積銅布線工藝的鉭和氮化鉭阻擋層。常用的濺射系統(tǒng)包括RF(射頻)、磁控和IMP(離子化的金屬等離子體)。

據(jù)Gartner統(tǒng)計，2020年濺射PVD設(shè)備的市場空間達(dá)到近30億美元，占比21%，應(yīng)用僅次于等離子體CVD。應(yīng)用材料在PVD設(shè)備市場具備絕對優(yōu)勢，市場占有率達(dá)到85%以上。

??

??

三、全球市場空間千億級別，壟斷格局明顯

（一）半導(dǎo)體設(shè)備投資快速增長，CVD占據(jù)主流

半導(dǎo)體設(shè)備逆勢增長，薄膜沉積設(shè)備中CVD占比最高。在2020年全球經(jīng)濟(jì)增長放緩，疫情影響持續(xù)蔓延的情況下，半導(dǎo)體行業(yè)高速增長。特別是晶圓廠設(shè)備市場同比增長14%，領(lǐng)跑整個高科技產(chǎn)業(yè)。據(jù)Gartner統(tǒng)計，2020年全球薄膜沉積設(shè)備市場空間約140億美元，占晶圓廠設(shè)備投資額的25%。薄膜沉積工藝中CVD技術(shù)路線較多，具有較好的孔隙填充和膜厚控制能力。由于化學(xué)氣相沉積具有優(yōu)良等角的臺階覆蓋以及對高深寬比通孔無間隙地填充能力，CVD在金屬沉積方面的應(yīng)用正在增加，預(yù)計CVD設(shè)備的占比將始終保持在60%以上。

等離子體（Plasma）和原子層沉積（ALD）貢獻(xiàn)新增長點。等離子體輔助CVD成為化學(xué)氣相沉積的主流技術(shù)。引入等離子體有效降低了沉積工藝的熱預(yù)算，同時提升了沉積速率和對高深寬比孔隙的填充能力。使用等離子體的化學(xué)沉積工藝包括PECVD、HDPCVD等。此外，隨著集成電路特征線寬不斷縮小，沉積工藝對薄膜厚度的控制要求越來越精細(xì)。ALD基于化學(xué)吸附和順次反應(yīng)的的自限性質(zhì)，可以實現(xiàn)以單層原子作為厚度單位的薄膜沉積。據(jù)Gartner預(yù)測，到2024年等離子體CVD和ALD將分別占到CVD設(shè)備市場的51%和19%。

CVD和PVD壟斷格局明顯,ALD市場相對分散。以應(yīng)用材料、泛林半導(dǎo)體、東京電子為代表的海外半導(dǎo)體設(shè)備供應(yīng)商由于起步較早，具備雄厚的研發(fā)實力和全面的產(chǎn)品譜系，在薄膜沉積尤其是CVD和PVD設(shè)備市場占有較大的份額。ALD在銅種子層、高K柵介質(zhì)淀積等工序中發(fā)揮著重要的作用，是發(fā)展較晚的新一代納米級CVD工藝，壟斷程度較低，國內(nèi)以拓荊科技為代表的自主裝備企業(yè)已形成布局。

??

??

（二）應(yīng)用材料：產(chǎn)品譜系全面，PVD設(shè)備一枝獨秀

應(yīng)用材料公司1967年成立于美國，是國際領(lǐng)先的半導(dǎo)體和顯示設(shè)備制造商。公司主營業(yè)務(wù)包括半導(dǎo)體設(shè)備、顯示器、光伏及自動化軟件等。公司2020財年營收172億美元，同比增長17.8%，毛利率44.7%。半導(dǎo)體設(shè)備銷售額近114億美元，在營收占比達(dá) 66%。公司在半導(dǎo)體設(shè)備領(lǐng)域技術(shù)儲備豐富，產(chǎn)品覆蓋薄膜沉積、刻蝕、摻雜、光掩模、RTP、CMP等多道工序。2020年應(yīng)用材料在大陸的設(shè)備銷售額同比增長27.6%，大陸已成為公司最重要的設(shè)備銷售市場。

公司提供最全面的薄膜沉積系列設(shè)備，可用于CVD/PVD/電鍍及外延等多種工藝。根據(jù)Gartner數(shù)據(jù)，2020年薄膜沉積設(shè)備占到公司半導(dǎo)體設(shè)備銷售收入的50%，其中以PVD和CVD為主，占比分別為43%和42%，其余15%為電鍍、外延等沉積設(shè)備。CVD設(shè)備中90%以上為等離子體輔助設(shè)備（包括PECVD/HDPCVD）。 CVD設(shè)備方面，Centura?、Cobalt、Endura?系列支持鎢、鈷等金屬材料的沉積，Producer?系列支持氧化物、氮化物、低k介電層等多種材料的沉積；PVD設(shè)備方面，Endura?支持1xnm以下的金屬化淀積，應(yīng)用包括阻擋層、銅種子層等；ALD設(shè)備方面，Centura? iSprint?支持1xnm以下的鎢塞填充，Olympia?支持介電層薄膜的ALD淀積；電鍍設(shè)備方面，Nokota?支持20nm以下的銅、錫/銀合金、鎳、金電鍍；外延方面，Centura? EPI 系列用于鍺和硅鍺晶體基層的外延生長。

??

??

（三）泛林半導(dǎo)體： CVD及沉積后處理工藝，ECD一家獨大 泛林半導(dǎo)體（LAM Research.）

公司1980年1月成立于美國加利福尼亞州弗里蒙特，主營業(yè)務(wù)為向全球晶圓廠銷售技術(shù)領(lǐng)先的半導(dǎo)體設(shè)備，并提供耗材、產(chǎn)品升級等售后服務(wù)。2020財年公司營業(yè)收入約146億美元，同比大增46%，毛利率46.5%。中國大陸已成為公司最重要的設(shè)備銷售市場，來自大陸客戶的收入占比穩(wěn)步提升，2020年達(dá)到35%。公司主要產(chǎn)品用于薄膜沉積、刻蝕、去膠清洗以及質(zhì)量計量。

薄膜沉積設(shè)備方面，公司有較全面的CVD設(shè)備布局，此外還布局電鍍技術(shù)和沉積后薄膜處理技術(shù)。導(dǎo)體薄膜沉積方面，ALTUS家族主要用于觸點、通孔、插塞等納米級導(dǎo)電結(jié)構(gòu)的鎢填充。這些結(jié)構(gòu)的尺寸在納米以下，面臨極力降低接觸電阻以滿足先進(jìn)器件的低功耗和高性能要求的挑戰(zhàn)。ALTUS? 系統(tǒng)處于市場領(lǐng)先水平，結(jié)合CVD和ALD，用于先進(jìn)的鎢金屬化工藝中高保形薄膜沉積工序，應(yīng)用場景包括鎢插塞、接觸孔和通孔填充、3D NAND字線、低應(yīng)力復(fù)合互連，以及用于通孔和接觸孔金屬化的WN阻擋膜。SABRE系列可實現(xiàn)銅、鎢等其他金屬的電化學(xué)沉積ECD，用于導(dǎo)用于先進(jìn)硅片級封裝（WLP） 和硅通孔（TSV）結(jié)構(gòu)。

這些微型導(dǎo)電構(gòu)件有助于縮小器件的整體尺寸，生產(chǎn)出更小、更快、更強大的移動電子設(shè)備。 SABRE? 3D系列將泛林集團(tuán)可靠的SABRE Electrofill? 技術(shù)與其他創(chuàng)新技術(shù)相結(jié)合，可提供硅片級封裝和硅通孔應(yīng)用所需的高質(zhì)量薄膜，且具有高生產(chǎn)效率。電介質(zhì)薄膜沉積方面，VECTOR、Striker和SPEED系列可分別實現(xiàn)絕緣層的PECVD、ALD、HDPCVD沉積過程。

沉積后處理技術(shù)方面，公司首屈一指的SOLA系列可以解決低k薄膜面臨的應(yīng)力問題。通過專有處理工藝（暴露于紫外光、氣體和蒸汽及加熱等）修正后，可改善已沉積薄膜的物理特性。借助多點序列沉積（MSSP）架構(gòu)，通過在硅片制造路徑各個點獨立控制溫度、波長和強度，用于氮化硅薄膜的應(yīng)力處理。

??

??

（四）東京電子： CVD見長，ALD亦有布局

東京電子（TEL,Tokyo Electron Limited）成立于1963年，是日本最大的半導(dǎo)體制造設(shè)備提供商，也是世界第四大半導(dǎo)體制造設(shè)備提供商（僅次于應(yīng)用材料、阿斯麥和泛林半導(dǎo)體）。2021財年公司營業(yè)收入13,991億日元，同比增長24%，毛利率和營業(yè)利潤率分別為40%和23%。公司主營業(yè)務(wù)包括半導(dǎo)體制造設(shè)備和平板顯示器制造設(shè)備的研發(fā)和生產(chǎn)，2021財年公司半導(dǎo)體設(shè)備業(yè)務(wù)收入13,152億日元，同比增長24%，營業(yè)利潤率28%，平板顯示器業(yè)務(wù)收入837億日元，營業(yè)利潤率11%。

公司的半導(dǎo)體設(shè)備覆蓋半導(dǎo)體制造流程中的大多數(shù)工序。其主要產(chǎn)品包括：涂布/顯像設(shè)備、熱處理成膜設(shè)備、干法刻蝕設(shè)備、CVD、濕法清洗設(shè)備及測試設(shè)備。據(jù)Gartner統(tǒng)計，2020年公司薄膜沉積設(shè)備銷售額199億美元，沉積設(shè)備市場占有率11%僅次于應(yīng)用材料和泛林半導(dǎo)體。其管式CVD與非管式LPCVD設(shè)備均有30%以上的占有率，ALD設(shè)備亦有29%市場占有率，僅次于ASMI。

公司薄膜沉積設(shè)備共有五個類別共計 18個系列：

（1）熱處理設(shè)備，應(yīng)用范圍從傳統(tǒng)的硅處理，如擴(kuò)散氧化物和退火到LPCVD硅、SiO2、Si3N4到前沿ALD SiO2、Si3N4和高k電介質(zhì)，以及自由基（非等離子體）氧化，包括TELINDY (PLUS)系列、 TELFORMULA系列以及ALPHA系列；

（2）磁退火設(shè)備，為各種磁性設(shè)備提供最佳的磁性退火工藝，如用在磁阻隨機存取存儲器（MRAM）、HDD磁頭、用于智能電源、智能手機、汽車和其他應(yīng)用的磁傳感器，包括MRT300系列、MRT500系列、MATr系列；

（3）PVD設(shè)備， EXIM系列通過創(chuàng)新的300毫米PVD系統(tǒng)擴(kuò)展了TEL的產(chǎn)品組合，尤其是在為自旋轉(zhuǎn)矩隨機存取存儲器（STT-MRAM）沉積多層膜方面，用于制作下一代非易失性存儲器；

（4）ALD設(shè)備，NT333系列是TEL的第一個用于ALD（原子層沉積）的半批次腔室。它在原子水平上提供薄膜厚度控制，采用了空間ALD方法而不是傳統(tǒng)的分時ALD技術(shù)，從而提供了優(yōu)異的薄膜質(zhì)量和高生產(chǎn)率。在每個腔室中可以同時處理多個基板。腔室本身被劃分為互補部分，通過基板旋轉(zhuǎn)以連續(xù)模式同時暴露和吸附前體和其他反應(yīng)物。通過晶圓臺的一次旋轉(zhuǎn)執(zhí)行一次ALD循環(huán)；

（5）單晶圓沉積系統(tǒng)， Triase系列可直接集成各種300mm處理模塊，主要用于高精度金屬沉積工藝，如鈦、錫和鎢，用于插塞和電極成型，具有優(yōu)異的工具可靠性。

??

??

四、國產(chǎn)設(shè)備廠商積極布局，逐步突破

（一）拓荊科技

拓荊科技成立于2010，主營業(yè)務(wù)為半導(dǎo)體薄膜沉積設(shè)備，公司產(chǎn)品已經(jīng)廣泛應(yīng)用于國內(nèi)晶圓廠14nm及以上制程集成電路產(chǎn)線，并已經(jīng)開展10nm及以下產(chǎn)品驗證測試。公司主要產(chǎn)品為等離子體增強化學(xué)氣相沉積設(shè)備（PECVD）、原子層沉積設(shè)備（ALD）和次常壓化學(xué)氣相沉積設(shè)備（SACVD），用于晶圓制造產(chǎn)線薄膜沉積工藝。根據(jù)公司招股書，作為國內(nèi)唯一一家產(chǎn)業(yè)化應(yīng)用的集成電路，PECVD、SACVD設(shè)備廠，公司主營設(shè)備的市場開拓還處于起步階段。

收入方面，2018年至2020年，拓荊科技營業(yè)收入分別為0.71億元、2.51億元和4.36億元，2020年毛利率為34%。PECVD設(shè)備占主營業(yè)務(wù)收入的比例分別77.98%、100%和97.55%。而其余ALD設(shè)備和SACVD設(shè)備還處于產(chǎn)品發(fā)往不同客戶端進(jìn)行產(chǎn)線驗證的市場開拓階段。銷量方面，2020年拓荊科技PECVD設(shè)備產(chǎn)量50臺，銷量31臺，同年ALD設(shè)備產(chǎn)量僅1臺，銷量為零，SACVD設(shè)備產(chǎn)量3臺，售出一臺。截止2020年末。公司發(fā)出商品56臺，其中尚未取得正式訂單、僅通過DEMO訂單等形勢安排發(fā)運的設(shè)備共計20臺。公司已經(jīng)累計發(fā)貨150套機臺。

公司ALD設(shè)備在國內(nèi)處于領(lǐng)先地位，已經(jīng)發(fā)往客戶驗證，在14nm及以下制程邏輯芯片、17nm及以下DRAM芯片中有著廣泛應(yīng)用。公司的ALD設(shè)備，在實現(xiàn)了薄膜顆粒數(shù)量和薄膜厚度的精確控制的同時，有效縮短了成膜反應(yīng)時間，減少了反應(yīng)氣體的使用量，提高了設(shè)備的使用效率。PE-ALD設(shè)備可以沉積SiO2和SiN材料薄膜，目前已適配55-14nm邏輯芯片制造工藝需求。在PE-ALD設(shè)備成功量產(chǎn)基礎(chǔ)上，為滿足 28nm以下芯片制造所需的Al2O3、AlN等金屬化合物薄膜的工藝需要，公司正在研發(fā)Thermal ALD設(shè)備。

公司還是國內(nèi)唯一一家產(chǎn)業(yè)化應(yīng)用的集成電路SACVD設(shè)備廠商。SACVD設(shè)備用于沉積BPSG、SAF材料薄膜，適配12英寸40/28nm以及8英寸90nm以上的邏輯芯片制造工藝需求。

??

??

（二）北方華創(chuàng)

北方華創(chuàng)主要從事基礎(chǔ)電子產(chǎn)品的研發(fā)、生產(chǎn)、銷售和技術(shù)服務(wù)，主要產(chǎn)品為電子工藝裝備和電子元器件，是國內(nèi)主流高端電子工藝裝備供應(yīng)商，也是重要的高精密電子元器件生產(chǎn)基地。公司電子工藝裝備主要包括半導(dǎo)體裝備、真空裝備和鋰電裝備，廣泛應(yīng)用于集成電路、半導(dǎo)體照明、功率器件、微機電系統(tǒng)、先進(jìn)封裝、新能源光伏、新型顯示、真空電子、新材料、鋰離子電池等領(lǐng)域。電子元器件主要包括電阻、電容、晶體器件、微波組件、模塊電源等，廣泛應(yīng)用于精密儀器儀表、自動控制等高、精、尖特種行業(yè)領(lǐng)域。

PVD設(shè)備方面，北方華創(chuàng)微電子突破了濺射源設(shè)計技術(shù)、等離子產(chǎn)生與控制技術(shù)、顆粒控制技術(shù)、腔室設(shè)計與仿真模擬技術(shù)、軟件控制技術(shù)等多項關(guān)鍵技術(shù)，建立了具有自主知識產(chǎn)權(quán)的核心技術(shù)優(yōu)勢，形成了國產(chǎn)集成電路領(lǐng)域高端薄膜制備設(shè)備零的突破，設(shè)備應(yīng)用跨越90-14nm多個技術(shù)代，代表著國產(chǎn)集成電路薄膜制備工藝設(shè)備的較高水平，并成功進(jìn)入國際供應(yīng)鏈體系。據(jù)公司官網(wǎng)介紹，公司先后在集成電路、先進(jìn)封裝、LED等領(lǐng)域研制了具有自主知識產(chǎn)權(quán)的13款PVD產(chǎn)品并成功產(chǎn)業(yè)化，從2012年設(shè)備銷售至今，已實現(xiàn)超過200臺設(shè)備銷售，總計超過800萬片量產(chǎn)。

CVD設(shè)備方面，公司憑借十余年的微電子領(lǐng)域高端工藝設(shè)備開發(fā)經(jīng)驗，先后完成了PECVD、APCVD、LPCVD、ALD等設(shè)備的開發(fā)，致力于為集成電路、半導(dǎo)體照明、微機電系統(tǒng)、功率半導(dǎo)體、化合物半導(dǎo)體、新能源光伏等領(lǐng)域提供各種類型的CVD設(shè)備，滿足客戶多種制造工藝需求。公司自主開發(fā)的臥式PECVD 已成功進(jìn)入海外市場，為多家國際領(lǐng)先光伏制造廠提供解決方案。而硅外延設(shè)備在感應(yīng)加熱高溫控制技術(shù)、氣流場、溫度場模擬仿真技術(shù)等方面取得了重大的突破，達(dá)成了優(yōu)秀的外延工藝結(jié)果，獲得多家國內(nèi)主流生產(chǎn)線批量采購。面向LED領(lǐng)域介質(zhì)膜沉積的PECVD設(shè)備，憑借優(yōu)秀的工藝性能和產(chǎn)能優(yōu)勢，已成為LED客戶擴(kuò)產(chǎn)優(yōu)選設(shè)備。

ALD設(shè)備方面，公司突破了前驅(qū)物輸運系統(tǒng)控制技術(shù)、均勻穩(wěn)定的反應(yīng)室熱場及流場控制技術(shù)、等離子產(chǎn)生與控制技術(shù)、脈沖射頻的快速調(diào)頻匹配技術(shù)、高效無損傷原位清洗技術(shù)及軟件控制技術(shù)等多項關(guān)鍵技術(shù)，建立了具有自主知識產(chǎn)權(quán)的核心技術(shù)優(yōu)勢。公司先后研制了具有自主知識產(chǎn)權(quán)的熱原子層沉積(Thermal ALD)設(shè)備、等離子體增強原子層沉積(PEALD)設(shè)備兩個系列產(chǎn)品，可沉積Oxide(HfO2/Al2O3)、metal(TiN/TaN)、PE-SiN、PE-SiO2等多種薄膜，2018年形成設(shè)備銷售，實現(xiàn)了國產(chǎn)集成電路領(lǐng)域高端薄膜制備設(shè)備零的突破。

??

??

（三）中微公司

中微半導(dǎo)體設(shè)備股份有限公司2004年成立于上海張江，是一家以中國為基地、面向全球的微觀加工高端設(shè)備公司。公司主營業(yè)務(wù)為半導(dǎo)體集成電路制造、先進(jìn)封裝、LED 生產(chǎn)、MEMS 制造以及其他微觀工藝的高端設(shè)備生產(chǎn)銷售。等離子體刻蝕設(shè)備已在國際一線客戶從 65 納米到 14 納米、7 納米和 5 納米的集成電路加工制造及先進(jìn)封裝中有具體應(yīng)用。公司的 MOCVD 設(shè)備在行業(yè)領(lǐng)先客戶的生產(chǎn)線上大規(guī)模投入量產(chǎn)，公司已成為世界排名前列、國內(nèi)占領(lǐng)先地位的氮化鎵基 LED 設(shè)備制造商。

在沉積設(shè)備領(lǐng)域，公司投資了沈陽拓荊科技，目前持有拓荊科技11.2%股份。拓荊從介質(zhì)薄膜開始做PECVD、等離子體加強的CVD，還有低k的CVD，然后做到ALD，也是大部分做介質(zhì)的。沈陽拓荊集中在絕緣體。為與拓荊科技在介質(zhì)薄膜沉積形成技術(shù)互補，中微在薄膜沉積技術(shù)的布局將集中在單晶外延、以及金屬LPCVD兩個方向，并組織了兩個團(tuán)隊：（1）開發(fā)EPI設(shè)備，主要在 foundry logic device，主要應(yīng)用是Si、Si/Ge EPI；（2）開發(fā)LPCVD，主要聚焦存儲芯片，主要應(yīng)用是W、WN、TiN等。據(jù)公司《向特定對象發(fā)行股票募集說明書》披露，公司擬募集資金用于中微產(chǎn)業(yè)化基地建設(shè)項目、中微臨港總部和研發(fā)中心項目以及科技儲備資金，合計募集資金擬投入額100億元。

其中：（1）中微產(chǎn)業(yè)化基地建設(shè)項目擬募集31.7億元，用于擴(kuò)充和升級等離子體刻蝕設(shè)備、MOCVD設(shè)備、熱化學(xué)CVD設(shè)備、環(huán)境保護(hù)設(shè)備，相應(yīng)產(chǎn)能規(guī)劃情況分別為 630腔/年、120腔/年、220腔/年、180腔/年；（2）中微臨港總部和研發(fā)中心項目擬募集37.5億元用于研發(fā)CCP刻蝕設(shè)備、ICP刻蝕設(shè)備、MOCVD設(shè)備以及熱化學(xué)CVD設(shè)備（研發(fā)內(nèi)容包括HPCVD、導(dǎo)體薄膜 LPCVD、ALD、EPI 等設(shè)備的開發(fā)及工藝應(yīng)用開發(fā)）；（3）擬募集30.8億元作為科技儲備資金，用于新產(chǎn)品協(xié)作開發(fā)和對外投資并購。未來五年內(nèi)公司預(yù)計投入3.0億元用于與國內(nèi)設(shè)備公司合作研發(fā)PECVD等化學(xué)薄膜設(shè)備。

??

??

（四）盛美股份

盛美半導(dǎo)體設(shè)備（上海）股份有限公司，2005年成立于張江高科技園區(qū)，是具備世界領(lǐng)先技術(shù)的半導(dǎo)體設(shè)備制造商。公司主要產(chǎn)品包括半導(dǎo)體清洗設(shè)備、半導(dǎo)體電鍍設(shè)備和先進(jìn)封裝濕法設(shè)備等，通過自主研發(fā)的單片兆聲波清洗技術(shù)、單片槽式組合清洗技術(shù)、電鍍技術(shù)、無應(yīng)力拋光技術(shù)和立式爐管技術(shù)等，向全球晶圓制造、先進(jìn)封裝及其他客戶提供定制化的設(shè)備及工藝解決方案。

公司具有高新技術(shù)企業(yè)資質(zhì)，研發(fā)實力雄厚，承擔(dān)十一五國家科技重大專項課題“65-45nm銅互連無應(yīng)力拋光設(shè)備研發(fā)項目”的研發(fā)和十二五國家科技重大專項課題“20-14nm銅互連鍍銅設(shè)備研發(fā)與應(yīng)用”和“45-22納米單片晶圓清洗裝備研發(fā)與應(yīng)用”的研發(fā)。公司立足自主創(chuàng)新，通過多年的技術(shù)研發(fā)和工藝積累，成功研發(fā)出全球首創(chuàng)的 SAPS/TEBO兆聲波清洗技術(shù)和 Tahoe 單片槽式組合清洗技術(shù)，可應(yīng)用于 28nm及以下技術(shù)節(jié)點的晶圓清洗領(lǐng)域，可有效解決刻蝕后有機沾污和顆粒的清洗難題，并大幅減少濃硫酸等化學(xué)試劑的使用量，在幫助客戶降低生產(chǎn)成本的同時，滿足節(jié)能減排的要求。

在薄膜沉積及處理設(shè)備領(lǐng)域，公司產(chǎn)品包括多陽極局部電鍍設(shè)備及立式爐設(shè)備。電鍍設(shè)備適用于55/40/28和28nm以下的雙大馬士革電鍍工藝，采用脈沖局部電鍍技術(shù)沉積超薄銅種子層，設(shè)備應(yīng)用于12寸晶圓。在前道銅互聯(lián)領(lǐng)域，盛美半導(dǎo)體是除 LAM外，全球范圍內(nèi)少數(shù)幾家掌握芯片銅互連電鍍銅技術(shù)核心專利的公司之一。

其自主開發(fā)了針對20-14nm及更先進(jìn)技術(shù)節(jié)點的芯片制造前道銅互連鍍銅技術(shù)（Ultra ECP map），采用多陽極局部電鍍技術(shù)的新型電流控制方法，實現(xiàn)不同陽極之間毫秒級別的快速切換，在超薄籽晶層上完成無空穴填充；同時通過對不同陽極的電流調(diào)整，在無空穴填充后實現(xiàn)更好的沉積銅膜厚的均勻性。目前，盛美半導(dǎo)體的半導(dǎo)體電鍍設(shè)備已經(jīng)持續(xù)接到了客戶的訂單 。立式爐設(shè)備可大批量處理300毫米的晶圓，可應(yīng)用于高性能的半導(dǎo)體制造LPCVD、氧化、退火和ALD應(yīng)用，一次性操作裝載的晶圓數(shù)量為50-125片（晶圓/批），配備快速升降溫控制系統(tǒng)和腔體原位干法清洗系統(tǒng)。

??

??

（五）屹唐股份

屹唐股份是一家總部位于中國，面向全球經(jīng)營的半導(dǎo)體設(shè)備公司，主要從事晶圓加工設(shè)備的研發(fā)、生產(chǎn)和銷售。核心子公司MTI設(shè)立于1988年，主營集成電路設(shè)備研發(fā)生產(chǎn)，2016年屹唐股份完成對MTI私有化收購。公司已成功推出干法去膠、快速熱處理、干法刻蝕設(shè)備等擁有高市場認(rèn)可度的成熟產(chǎn)品系列，并已全面覆蓋全球前十大芯片制造廠商。干法去膠設(shè)備和快速熱處理設(shè)備用于90-5nm邏輯芯片、10nm系列DRAM芯片以及32-128層3D NAND制造；干法刻蝕設(shè)備用于65-5nm邏輯芯片。

五、投資分析

薄膜沉積設(shè)備作為半導(dǎo)體制造核心工藝制程設(shè)備之一，具備廣闊的市場空間；同時由于沉積材料多樣、技術(shù)路線多樣，相較于其他核心工藝而言，薄膜沉積設(shè)備給更多的設(shè)備商提供了發(fā)展的空間。當(dāng)前國內(nèi)多家半導(dǎo)體設(shè)備商已經(jīng)取得突破、或者正在積極布局中，未來有望持續(xù)受益下游擴(kuò)產(chǎn)以及國產(chǎn)化進(jìn)程。

六、風(fēng)險提示

行業(yè)投資波動帶來的收入不確定性；行業(yè)競爭加劇導(dǎo)致毛利率下滑；技術(shù)研發(fā)及國產(chǎn)化趨勢推進(jìn)不及預(yù)期；國家產(chǎn)業(yè)扶持政策變化或扶持力度不及預(yù)期。

行業(yè)投資波動帶來的收入不確定性：受益于需求良好以及自主化進(jìn)程推進(jìn)，國內(nèi)晶圓廠建設(shè)仍然處于較高景氣中，直接創(chuàng)造了對半導(dǎo)體設(shè)備的良好需求。如果由于需求或者工藝等原因，下游晶圓廠建設(shè)推遲或者取消，將會對市場需求產(chǎn)生不利影響。

行業(yè)競爭加劇導(dǎo)致毛利率下滑：由于半導(dǎo)體專用設(shè)備企業(yè)的技術(shù)發(fā)展和市場競爭力與所在國家集成電路產(chǎn)業(yè)整體發(fā)展水平以及所合作的集成電路制造廠商的工藝水平和市場地位密不可分，國內(nèi)CMP設(shè)備廠商預(yù)計仍將在未來較長時間內(nèi)繼續(xù)追趕國際龍頭。如果競爭對手開發(fā)出更具有市場競爭力的產(chǎn)品、提供更好的價格或服務(wù)等等，將進(jìn)一步加劇市場競爭；另外，半導(dǎo)體設(shè)備市場的快速增長以及我國巨大的市場規(guī)模和進(jìn)口替代預(yù)期，可能吸引更多的潛在進(jìn)入者，都將進(jìn)一步加劇市場競爭加劇；

技術(shù)研發(fā)不及預(yù)期的風(fēng)險：在下游芯片制造廠商技術(shù)快速發(fā)展的背景下 ，半導(dǎo)體設(shè)備廠商的技術(shù)迭代升級也面臨巨大挑戰(zhàn)。如果設(shè)備公司產(chǎn)品技術(shù)升級不能滿足客戶對更先進(jìn)制程生產(chǎn)的需求，或者未來芯片制造顛覆性新技術(shù)的出現(xiàn)，都可能對設(shè)備公司的經(jīng)營產(chǎn)生重大不利影響。

（本文僅供參考，不代表我們的任何投資建議。如需使用相關(guān)信息，請參閱報告原文。）

精選報告來源：【未來智庫官網(wǎng)】。

「鏈接」